Docket No. 210639US2/btm

## IN THE UNITED STATES PATENT AND

IN RE APPLICATION OF: Hideo KAWANO, et al.

GAU:

SERIAL NO: 09/897955

**EXAMINER:** 

FILED:

July 5, 2001

FOR:

MATRIX ARRAY SUBSTRATE

# REQUEST FOR PRIORITY

ASSISTANT COMMISSIONER FOR PATENTS WASHINGTON, D.C. 20231

#### SIR:

- ☐ Full benefit of the filing date of U.S. Application Serial Number [US App No], filed [US App Dt], is claimed pursuant to the provisions of 35 U.S.C. §120.
- ☐ Full benefit of the filing date of U.S. Provisional Application Serial Number, filed, is claimed pursuant to the provisions of 35 U.S.C. §119(e).
- Applicants claim any right to priority from any earlier filed applications to which they may be entitled pursuant to the provisions of 35 U.S.C. §119, as noted below.

'In the matter of the above-identified application for patent, notice is hereby given that the applicants claim as priority:

COUNTRY	APPLICATION NUMBER	MONTH/DAY/YEAR
JAPAN	2000-208614	July 10, 2000
JAPAN	2000-319948	October_19, 2000

Certified copies of the corresponding Convention Application(s)

- are submitted herewith
- will be submitted prior to payment of the Final Fee
- were filed in prior application Serial No. filed
- were submitted to the International Bureau in PCT Application Number . Receipt of the certified copies by the International Bureau in a timely manner under PCT Rule 17.1(a) has been acknowledged as evidenced by the attached PCT/IB/304.
- (A) Application Serial No.(s) were filed in prior application Serial No. filed ; and
  - (B) Application Serial No.(s)
    - are submitted herewith
    - will be submitted prior to payment of the Final Fee

Respectfully Submitted,

OBLON, SPIVAK, McCLELLAND,

MAIER & NEUSTADT, P.C.

Marvin J. Spivak

Registration No. 24,913

Joseph A. Scafetta, Jr. Registration No. 26,803



Tel. (703) 413-3000 Fax. (703) 413-2220 (OSMMN 10/98)



# 日本 国特 許 庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2000年 7月10日

出願番号

Application Number:

人

特願2000-208614

出 願 Applicant(s):

株式会社東芝

2001年 6月21日

特許庁長官 Commissioner, Japan Patent Office





【書類名】

特許願

【整理番号】

000710SPP1

【提出日】

平成12年 7月10日

【あて先】

特許庁長官殿

【国際特許分類】

G02F 1/13

【発明の名称】

マトリクスアレイ基板

【請求項の数】

8

【発明者】

【住所又は居所】 兵庫県姫路市余部区上余部50番地 株式会社東芝姫路

工場内

【氏名】

川野 英郎

【発明者】

【住所又は居所】 兵庫県姫路市余部区上余部50番地 株式会社東芝姫路

工場内

【氏名】

北畑 元幸

【特許出願人】

【識別番号】

000003078

【住所又は居所】

神奈川県川崎市幸区堀川町72番地

【氏名又は名称】

株式会社東芝

【代理人】

【識別番号】

100059225

【住所又は居所】

大阪府大阪市中央区瓦町1丁目7番1号 第百生命大阪

瓦町ビル8階 蔦田内外国特許事務所

【弁理士】

【氏名又は名称】

萬田 璋子

【電話番号】

06-6227-5535

【選任した代理人】

【識別番号】

100076314

【住所又は居所】

大阪府大阪市中央区瓦町1丁目7番1号 第百生命大

## 阪豆町ビル8階 蔦田内外国特許事務所

【弁理士】

【氏名又は名称】 蔦田 正人

【電話番号】

06-6227-5535

【選任した代理人】

【識別番号】 100112612

【住所又は居所】 大阪府大阪市中央区瓦町1丁目7番1号 第百生命大

阪瓦町ビル8階 蔦田内外国特許事務所

【弁理士】

【氏名又は名称】 中村 哲士

【電話番号】

06-6227-5535

【選任した代理人】

【識別番号】 100112623

【住所又は居所】 大阪府大阪市中央区瓦町1丁目7番1号 第百生命大

阪瓦町ビル8階 蔦田内外国特許事務所

【弁理士】

【氏名又は名称】 富田 克幸

【電話番号】

06-6227-5535

【手数料の表示】

【予納台帳番号】 008589

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】 要

## 【書類名】 明細書

## 【発明の名称】 マトリクスアレイ基板

#### 【特許請求の範囲】

## 【請求項1】

略平行に配列される複数の走査線と、この走査線に略直交して配列される複数 の信号線と、これら走査線及び信号線により画されるマトリクス状の各領域に配 置される画素電極と、前記画素電極ごとに前記走査線と前記信号線の各交点近傍 に設けられ前記走査線の電流にしたがって信号入力を行なうスイッチング素子と

第1及び第2の前記走査線に挟まれ該第1の走査線の電流にしたがい信号入力 される第1の画素電極から、前記第2の走査線の電流にしたがって前記信号入力 が行なわれる第2の前記画素電極の側へと延在されて、前記第2の走査線に絶縁 膜を介して重ねられる補助容量形成用の延在部と、

前記第1の画素電極と前記第2の画素電極との電気的接続を可能にするタンデ ムリペア回路とを備えるマトリクスアレイ基板であって、

前記タンデムリペア回路は、

前記第1の画素電極から延在された前記延在部に接続する第1電極部と、

この第1電極部から間隔を置いて配置され前記第2の画素電極に接続する第2 電極部と、

これら第1及び第2電極部の間にかけわたすように配置される第3電極部と、 前記第2の走査線に重なる領域に配置されて、前記絶縁膜を貫いて前記第1電 極部と前記延在部とを互いに導通させるコンタクトホールとからなることを特徴 とするマトリクスアレイ基板。

## 【請求項2】

前記第1電極部は、前記第3電極部に重なる個所から前記走査線への内側領域 へと前記走査線の一の輪郭線に略直交して延びる細線部分と、該細線部分の一端 部と連続し前記走査線の領域内に配置される、前記コンタクトホールを配置する

#### 特2000+208614

ための幅広部とからなることを特徴とする請求項1記載のマトリクスアレイ基板

## 【請求項3】

前記幅広部の前記走査線に沿った方向の寸法は、前記走査線の幅より小さいことを特徴とする請求項1記載のマトリクスアレイ基板。

#### 【請求項4】

前記幅広部の寸法が、前記コンタクトホールの寸法と、そのパターニング時の 位置ずれを吸収する位置合せマージンとを合わせた寸法にほぼ等しいことを特徴 とする請求項3記載のマトリクスアレイ基板。

#### 【請求項5】

前記各スイッチング素子は、前記第1の走査線またはその延在部からなるゲート電極と前記第1の信号線またはその延在部からなるドレイン電極と、前記絶縁膜を貫くコンタクトホールを介して前記第1の画素電極に接続されるソース電極とからなり、

前記第2電極部が前記ソース電極の延在部からなることを特徴とする請求項1 記載のマトリクスアレイ基板。

#### 【請求項6】

前記第3電極部は前記走査線と同時に形成される第1層の金属層のパターンからなり、前記第1及び第2電極部は前記信号線と同時に形成される第2層の金属層のパターンからなることを特徴とする請求項1記載のマトリクスアレイ基板。

## 【請求項7】

前記第2層の金属層が金属アルミニウムまたはその合金からなることを特徴と する請求項6記載のマトリクスアレイ基板。

#### 【請求項8】

前記画素電極及びその延在部が透明導電材料のパターンからなり、前記第1層 及び第2層の金属層のパターンより上層に位置することを特徴とする請求項7記 載のマトリクスアレイ基板。

#### 【発明の詳細な説明】

[0001]

## 【発明の属する技術分野】

本発明は、液晶表示装置に代表される平面表示装置等に用いられるマトリクスアレイ基板に関する。

[0002]

#### 【従来の技術】

近年、液晶表示装置等の平面表示装置は、薄型、軽量、低消費電力の特徴を生かして、パーソナル・コンピュータ、ワードプロセッサあるいはTV等の表示装置として、更に投射型の表示装置として各種分野で利用されている。

#### [0003]

中でも、各画素電極にスイッチ素子が電気的に接続されて成るアクティブマト リクス型表示装置は、隣接画素間でクロストークのない良好な表示画像を実現で きることから、盛んに研究・開発が行われている。

## [0004]

以下に、光透過型のアクティブマトリクス型液晶表示装置を例にとり、その構成について簡単に説明する。

#### [0005]

一般に、アクティブマトリクス型液晶表示装置は、マトリクスアレイ基板(以下アレイ基板と呼ぶ)と対向基板とが所定の間隔をなすよう近接配置され、この間隔中に、両基板の表層に設けられた配向膜を介して液晶層が保持されて成っている。

#### [0006]

アレイ基板においては、ガラス等の透明絶縁基板上に、上層の金属配線パターンとして例えば複数本の信号線と、下層の金属配線パターンとして例えば複数本の走査線とが絶縁膜を介して格子状に配置され、格子の各マス目に相当する領域にITO(Indium-Tin-Oxide)等の透明導電材料からなる画素電極が配される。そして、格子の各交点部分には、各画素電極を制御するスイッチング素子が配されている。スイッチング素子が薄膜トランジスタ(以下、TFTと略称する。)である場合には、TFTのゲート電極は走査線に、ドレイン電極は信号線にそれぞ

れ電気的に接続され、さらにソース電極は画素電極に電気的に接続されている。

[0007]

対向基板は、ガラス等の透明絶縁基板上にITO等から成る対向電極が配置され、またカラー表示を実現するのであればカラーフィルタ層が配置されて構成されている。

[0008]

アクティブマトリクス型液晶表示装置の高い表示品位を確保するためには、アレイ基板において、画素電極に充分な補助容量(保持容量Cs)を付加する必要がある。

[0009]

従前は、走査線と走査線との間ごとに、走査線と略平行に延びる補助容量線を 走査線形成工程と同一の工程にて設けていた。ところが、補助容量線を設けると それだけ画素開口率が低下してしまう。

[0010]

そのため、例えば、走査線と重なる個所に、信号線の形成と同時に補助容量形成用の金属フロートパターンを設け、コンタクトホールによりこの金属フロートパターンと画素電極とを接続させることも試みられている。

[0011]

しかし、このような構造であると、走査線を覆う絶縁膜(ゲート絶縁膜)に、 レジスト露光時のゴミ等に起因するピンホールを通じて、金属フロートパターン 及び画素電極と走査線との間に短絡を生じてしまい、それだけアレイ基板の歩留 まり(出荷可能な良品率)の低下を招くことがあった。

[0012]

そこで、このようなフロートパターンを設けず、画素電極の延在部と走査線と の間に所要の補助容量を形成させる方式が、より一般的になりつつある。

[0013]

一方、アレイ基板は、複数の成膜及びパターニングを経て製造され、通常、この製造が終了した時点で検査が行なわれ、各走査線や各信号線における断線や短絡(ショート)の有無、及び画素欠陥などが検出される。

[0014]

アレイ基板の検査の際、スイッチング素子の不良に起因する画素欠陥が発見された場合には、該画素に係る画素電極と、信号線に沿った方向の隣の画素電極と を電気的に接続するリペアが行なわれており、このためのリペア回路はタンデム リペア回路と呼ばれている。

[0015]

図5を用いて従来のアレイ基板について説明する。

[0016]

ある一つの画素電極 5-1を挟む二つの走査線 1 1-1,1 1-2のうち、該画素電極のスイッチングに関与しない方の走査線 1 1-2 (以降、「前段」の走査線と呼ぶ)と、該画素電極 5-1の延在部 5 1-1とが重ね合わされている。詳しくは、画素電極 5-1の延在部 5 1-1が、前段の走査線 1 1-2をちょうど越えるところまで延びている。

[0017]

そして、この延在部 5 1-1と、前段の画素電極 5-2、すなわち、「前段」の走査線 1 1-2により駆動される方の、隣の画素電極との間の間隙には、タンデムリペア回路 6 が設けられている。このタンデムリペア回路 6 は、前段の画素電極 5-2に係るTFT 9-2が作動しない不良である場合に、一の画素電極 5-1と前段の画素電極 5-2とを電気的に接続するためのものである。

[0018]

タンデムリペア回路 6 は、該一の画素電極 5-1からの延在部 5 1-1にコンタクトホール 4 5 を介して接続する第 1 接続電極部 3 5 と、前段の画素電極 5-2に接続する第 2 接続電極部 3 6 と、これら端子部 3 5, 3 6 の間にわたされたブリッジ状のリペア用フロートパターン 1 3 とからなる。

[0019]

【発明が解決しようとする課題】

図6に示すように、画素電極の延在部51に接続する第1接続電極部35は、 走査線11の輪郭線よりも外側、すなわち、走査線11と全く重なり合わないよ うに配置されている。これは、上記のように補助容量形成用の金属フロートパタ

ーンと走査線との間での短絡が問題であったことに鑑み、第1接続電極部35と 走査線11との短絡による歩留まり低下を避けるのが当然であったためである。

[0020]

しかし、この場合、タンデムリペア回路 6 を設けるためのスペースの分だけ、 画素開口率が低下することとなる。また、画素開口率の低下を少なくすべく、画 素電極の延在部 5 1 -1と前段の画素電極 5 -1との間隔 d を小さくした場合には、 画素電極を形成するためのパターニングの際に、エッチング残差が該間隔中に残 り、これに起因して画素電極間の短絡が生じるという問題があった。

[0021]

本発明は、上記問題点に鑑みなされたものであり、平面表示装置等に用いられるマトリクスアレイ基板であって、一の画素電極の補助容量形成用延在部と、その隣の画素電極との間に、タンデムリペア回路が設けられたものにおいて、タンデムリペア回路を設けることによる画素開口率の低下を少なくすることができるとともに、画素電極間の短絡を防止できるものを提供する。

[0022]

#### 【課題を解決するための手段】

請求項1記載の発明のアレイ基板は、略平行に配列される複数の走査線と、この走査線に略直交して配列される複数の信号線と、これら走査線及び信号線により画されるマトリクス状の各領域に配置される画素電極と、該画素電極ごとに設けられ、一の前記走査線と一の前記信号線との交点近傍にあって、該一の走査線の電流にしたがって該一の信号線から一の前記画素電極への信号入力を行なう各スイッチング素子と、前記一の走査線とその隣の前記走査線とに挟まれる前記一の画素電極から延在されて、該隣の走査線に絶縁膜を介して重ねられる補助容量形成用の延在部と、前記延在部に接続する第1接続電極部、この第1接続電極部から間隔を置いて配置され前記隣の画素電極に接続する第2接続電極部、及びこれら第1及び第2接続電極部の間にかけわたすように配置される第3接続電極部からなるタンデムリペア回路とを備えるマトリクスアレイ基板において、前記絶縁膜を貫いて前記第1接続電極部と前記延在部とを互いに導通させるコンタクトホールが、前記走査線に重なる領域に配置されることを特徴とする。

[0023]

上記構成により、タンデムリペア回路を設けることによる画素開口率の低下を 少なくすることができるとともに、画素電極間の短絡を防止することができる。

[0024]

請求項2のアレイ基板は、前記第1接続電極部は、前記第3接続電極部に重なる個所から前記走査線への内側領域へと前記走査線の一の輪郭線に略直交して延びる細線部分と、該細線部分の一端部と連続し前記走査線の両輪郭線の内側に配置される、前記コンタクトホールを配置するための幅広部とからなることを特徴とする。

[0025]

このような構成であると、パターニングの際に位置ずれが生じても走査線との 間に形成される補助容量に変動が生じることがない。

[0026]

請求項3のアレイ基板は、前記幅広部の前記走査線に沿った方向の寸法は、前記を査線の幅より小さいことを特徴とする。

[0027]

このような構成であると、走査線に重ねられる第1接続電極の面積が小さいため、走査線と第1接続電極との間の短絡は充分に抑えられる。

[0028]

【発明の実施の形態】

実施例のマトリクスアレイ基板10について、図1~3を用いて説明する。

[0029]

図1~2の平面図には、アレイ基板10の画素部分の構成を示す。また、図3には、TFT及びタンデムリペア回路の個所(図2のA-A断面)における平面表示装置の積層構造を示す。図4には、タンデムリペア回路の第1接続電極形成個所(図2のB-B断面)における平面表示装置の積層構造を示す。

[0030]

実施例の平面表示装置は、画像表示領域の対角寸法が13.3インチであって XGA-TFT型のノーマリホワイトモードの光透過型液晶表示装置である。 [0031]

この平面表示装置のアレイ基板10においては、1024×3本の信号線1と、768本の走査線11が互いに直交するように配列される。走査線11及びゲート電極12を含む下層の金属配線パターンは、単層のモリブデンータングステン(Mo-W)合金により形成され、全体がゲート絶縁膜17により覆われる。

[0032]

信号線31と走査線11とにより区画される画素開口ごとにおいて、信号線31と走査線11との交差部近傍に、スイッチング素子としてのTFT9が配置される。TFT9は、図4に示すように、走査線11の延在部11aをゲート電極とする逆スタガ型であって、このゲート電極12を覆う個所に、ゲート絶縁膜17を介して、半導体活性層としてのアモルファスシリコン(a-Si:H)層34が配置される。このアモルファスシリコン層34の上には、略中央のチャネル部にチャネル保護膜2が配置され、チャネル部以外にオーミックコンタクト層としてのリンドープアモルファスシリコン(n+a-Si:H)層39が積層配置される。さらにこの上には、アルミニウム(Al)から成るソース電極33及びドレイン電極32が配置される。これらソース電極33及びドレイン電極32が配置される。これらソース電極33及びドレイン電極32を含む上層の金属配線パターンは、全体が、窒化シリコン膜から成る層間絶縁膜4により覆われる。

[0033]

層間絶縁膜4の上には画素開口ごとにITO層からなる画素電極5が配され、 層間絶縁膜4を貫くコンタクトホール41を介してソース電極33と電気的に接続する。

[0034]

図1に示すように、画素電極5には、この画素電極5に接続するTFT9から遠い側に、走査線11との間で補助容量を形成するための画素電極延在部51が形成されている。すなわち、一の画素電極5-1を挟む二つの走査線11-1,11-2のうち、一方(図における下方)の走査線11-1が該画素電極5-1に接続するTFT9-1のスイッチングを駆動する。そして、他方(図における上方)の走査線11-2上には、該画素電極5-1から延在された画素電極延在部51-1が重ね合わされて、これらの間に該一の画素電極5-1のための補助容量Csを形成してい

る。ここで、画素電極延在部 5 1 -1は、「前段」の走査線 1 1 -2をちょうど乗り越えたあたりまで、すなわち、前段の走査線 1 1 -2における前段の画素開口に沿った輪郭線 1 1 b を覆うところまで延びている。

[0035]

前記一の画素電極 5-1と前段の画素電極 5-2との間には、前段の画素に係るT FT9-2が不良である場合に、これら画素電極 5-1, 5-2を互いに接続するため のタンデムリペア回路 6-2が設けられている。

[0036]

タンデムリペア回路 6-2は、前記一の画素電極 5-1に係る延在部 5 1-1に接続する第1接続電極部 3 5 と、前段の画素電極 5-2に接続する第2接続電極部 3 6 と、これら端子部 3 5, 3 6 の間にわたされたブリッジ状の第3接続電極部 1 3 とからなる。

[0037]

第1接続電極部35は、信号線31、ソース電極33及びドレイン電極32と 同時に作成される第2金属層のフロートパターンからなり、第2接続電極部36 は、ソース電極33の延在部からなる。また、第3接続電極部13は、走査線1 1と同時に作成される第1金属層のフロートパターンからなる。

[0038]

第1接続電極部35は、図に示すように、前段の走査線11-2の幅方向の略中 央部に配置される略円形の幅広部37と、走査線の輪郭線11bを略直角に横切って信号線31に沿った方向に延びる細線部38とからなる。幅広部37は、画 素電極5との接続用のコンタクトホール45を収納するための寸法に形成される。幅広部37の径は図示の例で走査線11の幅の0.6倍前後である。

[0039]

第1接続電極部35の細線部38は、一端部が幅広部37における一の信号線 31 (画素駆動に関連した方の信号線)の側の部分と連続しており、他端部が、 第3接続電極部13の一方の端部を覆っている。

[0040]

第2接続電極部36は、TFT9-2のソース電極33から、該TFT9-2に関

連する走査線11-2へと信号線31に沿った方向に線状に延在されて、第3接続電極部13のもう一方の端部を覆っている。第2接続電極部36は、上記細線部38と平行に一定の間隔を置いて延びている。図示の例で、第1接続電極部35と第2接続電極部36との間の間隔は、ソース電極33とドレイン電極32との間隔に略等しい。

#### [0041]

図1~2に示されるように、本実施例では、タンデムリペア回路6を設けるに あたり、第1接続電極部35の幅広部37を走査線11上の領域内に配置したた め、画素開口率をほぼこの幅広部37の面積の分だけ大きくすることができる。

#### [0042]

しかも、タンデムリペア回路6の第1接続電極部35と、走査線11とが重なり合う面積は、画素電極延在部51に比べてかなり小さいため、この重なり合う 領域での層間ショートの確率はかなり小さく、歩留まりへの影響は実際上問題にならない程度である。

#### [0043]

次に、図1~2を用いて、アレイ基板10の製造工程の概略を説明する。

[0044]

#### (1) 第1のパターニング

ガラス基板18上(図2)上に、スパッタ法により、例えばモリブデンータングステン合金膜(MoW膜)を堆積させた後、走査線11、及びその延在部からなるゲート電極12を形成する。同時に、タンデムリペア回路6のブリッジ部をなすためのフロートパターン13を形成する。

#### [0045]

また、同時に、信号線細線部31a(信号線31におけるドレイン電極形成部 以外の画素電極に沿った部分)の予定個所を左右から挟むように、帯状のフロー トパターン14を形成する。この帯状フロートパターン14は、図4に示すよう に、画素電極52の縁と重なり、遮光を行うとともに部分的に補助容量を形成す るものである。

[0046]

## (2) 第2のパターニング

プラズマCVD法により、酸化シリコン膜からなる第1ゲート絶縁膜15、および、窒化シリコン膜からなる第2ゲート絶縁膜16を堆積させ、さらに、TFT9の半導体活性層をなすためのアモルファスシリコン(a-Si:H)層34、及び窒化シリコン膜を連続して堆積させる。

[0047]

この後、窒化シリコン膜をパターニングしてTFT9のチャネル部に対応する 個所にチャネル保護膜2を形成する。

[0048]

#### (3) 第3のパターニング

プラズマCVD法によりリンドープアモルファスシリコン(n+a-Si:H)層39を 堆積し、さらに、スパッタリングにより、例えばアルミニウム(A1)からなる金属 層を堆積させる。この金属層と半導体層を一括してパターニングすることにより 、信号線下層配線31、この延在部から成るドレイン電極32、及びソース電極 33を形成する。

[0049]

また、同時に、タンデムリペア回路6の第1接続電極部35をフロートパターンとして、第2接続電極部36をソース電極33の延在部として形成する。

[0050]

## (4) 第4のパターニング

窒化シリコンから成る層間絶縁膜4を堆積した後、ソース電極33と画素電極5とを接続させるためのソースー画素電極間コンタクトホール41、及び、画素電極延在部51と第1接続電極35とを接続するためのフロートー画素電極間コンタクトホール45を同時に作成する。さらに、画素電極と同時に形成される信号線補助配線55を信号線31と接続するための冗長配線用コンタクトホール42が、ドレイン電極32の個所に設けられる。

[0051]

#### (5) 第5のパターニング

透明導電層として、例えばITOを堆積した後、パターニングにより、画素電

極5及びその延在部51を作成する。また、同時に信号線補助配線55を形成する。

### [0052]

上記のようにして作成されたアレイ基板10について検査が行なわれ、特定の TFT9-2の不良に起因する点欠陥(画素欠陥)が発見された場合には、次のようなリペアが行われる。

## [0053]

一の画素から見て前段の画素に画素欠陥が発見された場合、該前段の画素に係るタンデムリペア回路 6-2にレーザー光照射を行ない、一の画素の画素電極 5 1-1と前段の画素の画素電極 5 1-2とを接続する。詳しくは、第 1 接続電極 3 5 と第 3 接続電極 1 3 とが重なり合う個所から、第 2 接続電極 3 6 と第 3 接続電極 1 3 とが重なり合う個所にかけてレーザー光を照射する。これにより、この重なり合う個所で絶縁膜を部分的に除去するとともに第 1 及び第 2 接続電極 3 5 , 3 6 を構成する金属アルミニウムを溶融させて、重なり合う電極間での導通を実現する。

#### [0054]

本実施例に係るアレイ基板10では、上記のように前段の画素電極と電気的に接続する「タンデムリペア」に代えて、点欠陥に係る画素を「滅点化」するリペアも容易に行なうことができる。「滅点化」とは、ノーマリホワイトモードの平面表示装置にあって、TFT不良に起因して常に白表示を行なうこととなっている画素について、常に黒表示を行なうように変換することで、点欠陥を目立たなくする操作である。

#### [0055]

実施例のアレイ基板10であると、信号線31と同時に低融点金属により作成される第1接続電極部35が走査線11に重なり合っているため、この重なり合う部位にレーザー光を照射することにより、容易に、点欠陥に係る画素電極5と走査線11とを短絡させることができる。詳しくは、一の画素電極5-1に係るTFT9-1が不良である場合に、前段の画素電極5-2との間のリペア回路6-2に係る第1接続電極35の幅広部38と、前段の走査線11-1との間を導通させる。

このようにして、一の画素電極 5-1がコンタクトホール4 2 及び幅広部 3 8 を介して前段の走査線 1 1-1と電気的に接続するのである。

[0056]

走査線11には、対向電極との差が大きい電位が供給されているため、画素電極5が走査線11と接続されるならば、ノーマリホワイトモードの平面表示装置にあって黒表示を行なう黒点(滅点)をなす。

[0057]

近年、平面表示装置の画像表示に対する要求性能の向上に伴い、高いフレーム 周波数で駆動することがあるが、このような場合、タンデムリペアを行なうより も滅点化を行なう方が適当なことが多い。タンデムリペアであると、一つのTFT9-1が二つの画素電極5-1,5-2に画素電位を供給するため、高いフレーム周 波数で液晶表示装置を駆動する場合に、これら画素電極5-1,5-2に印加される電圧が、他の画素電極5に比べて著しく低くなってしまう。すなわち、ノーマリホワイトモードにおいて、他の画素電極5よりも著しく輝度が高くなってしまい、表示性能を損なってしまう。このような場合、図5に示すような従来技術のアレイ基板であると、金属アルミニウム等からなる第1接続電極35と走査線11とは全く重なり合っていないので、これらを導通させて滅点化を行なうことは非常に困難である。また、ITOからなる画素電極5と走査線11とを、直接、レーザー光照射により導通させることもできない。

[0058]

本実施例のアレイ基板10であると、上記に説明したように、全く同一のアレイ基板10でもって、高フレーム周波数で駆動される液晶表示装置の点欠陥にも、それ以外の、より低いフレーム周波数で駆動される液晶表示装置の点欠陥にも対応することができる。

[0059]

#### 【発明の効果】

平面表示装置等に用いられるマトリクスアレイ基板であって、一の画素電極の 補助容量形成用延在部と、その隣の画素電極との間に、タンデムリペア回路が設 けられたものにおいて、タンデムリペア回路を設けることによる画素開口率の低

下を少なくすることができるとともに、画素電極間の短絡を防止できる。また、 ノーマリホワイトモードの平面表示装置に用いる場合、容易に、滅点化(黒点化)によるリペアを行なうこともできる。

## 【図面の簡単な説明】

## 【図1】

実施例のアレイ基板における画素部分の概略構成を模式的に示す平面図である

#### 【図2】

一の画素部分の全体概形を示す、図1と同様の平面図である。

#### 【図3】

TFT近傍(図2のA-A断面)における平面表示装置の積層構造を示す部分 断面図である。

## 【図4】

タンデムリペア回路用のコンタクトホール近傍(図2のB-B断面)における 平面表示装置の積層構造を示す部分断面図である。

#### 【図5】

従来例のアレイ基板を示す、図1に対応する平面図である。


## 【符号の説明】

- 10 アレイ基板
- 11 走査線
- 12 ゲート電極
- 13 タンデムリペア回路6の第3接続電極
- 14 遮光用の帯状フロートパターン
- 2 チャネル保護膜
- 3 1 信号線
- 32 ドレイン電板
- 33 ソース電極
- 35 タンデムリペア回路6の第1接続電極


- 36 タンデムリペア回路6の第2接続電極
- 37 第1接続電極35の幅広部
- 38 第1接続電極35細線部
- 41 ソースー画素電極間コンタクトホール
- 42 信号線冗長配線用コンタクトホール
- 45 タンデムリペア回路用のコンタクトホール
- 5 画素電極
- 51 補助容量形成用の画素電極延在部
- 55 信号線補助配線
- 6 タンデムリペア回路
- 9 TFT

【書類名】 図面

【図1】



【図2】




【図3】


-18ガラス基板 \_\_39n<sup>+</sup>a-Si:H \_34a-Si:H 55個号線補助配線 .32ドフイン 饂蔔 42コンタクトホール -31信号線 2チャネル 保護膜 12ゲート 電極 33ソース電極 6タンデムリベア回路 36

図2のA-A断回

【図4】



## 【図5】



## 【書類名】 要約書

## 【要約】

【課題】 平面表示装置等に用いられるマトリクスアレイ基板であって、一の 画素電極 5-1の補助容量形成用延在部 5 1-1と、その隣(前段)の画素電極と 5 -2との間に、タンデムリペア回路 6 が設けられたものにおいて、タンデムリペア 回路を設けることによる画素開口率の低下を少なくすることができるとともに、 エッチング残渣による画素電極 5-1,5-2間の短絡を防止できるものを提供する

【解決手段】画素電極延在部51-1と、タンデムリペア回路6の一方の接続電極35とを接続するコンタクトホール45を、走査線11上の領域内に設ける。

【選択図】 図1

# 出願人履歴情報

識別番号

[000003078]

1. 変更年月日 1990年 8月22日

[変更理由] 新規登録

住 所 神奈川県川崎市幸区堀川町72番地

氏 名 株式会社東芝